一般认为，单壁碳纳米管（CNTs）可以制造小于10nm的集成电路，但这将需要在晶片上可扩展地生产致密和电子纯半导体纳米管阵列。因此，北京大学彭练矛教授与张志勇教授（共同通讯作者）开发了一种多重分散和分选工艺，获得了极高的半导体纯度和尺寸限制的自对准（DLSA）程序，其在10 cm的硅片上制备出排列整齐，每微米100到200个CNTs的密度可调的CNT阵列。同时在CNT阵列上制备的顶栅场效应晶体管（FETs）显示出比栅极长度相近的商用硅氧化物半导体FET更好的性能，尤其是导通电流为1.3 mA/μm，创记录的跨导为0.9mS，同时使用离子-液体栅极，保持了低室温下阈值摆动小于90mV/10年，批量制备的顶栅五级环形振荡器的最大振荡频率大于8 GHz。相关论文以题为“Aligned, high-densitysemiconducting carbon nanotube arrays for high-performance electronics”于2020年5月22日发表在Science上。
论文链接
https://science.sciencemag.org/content/368/6493/850
现代集成电路（IC）的发展要求按比例缩放场效应晶体管（FETs），以提供更高的密度，性能和能效。具有高载流子迁移率的超薄半导体通道可在积极扩展的FETs中最大程度地减少短沟道效应。单壁碳纳米管（CNTs）的能量效率是传统互补金属氧化物半导体（CMOS）FET的10倍，原因在于电子传输是弹道的且具有出色的静电性能。此外，在独立的CNTs上构建的原型晶体管（栅极长度短至5 nm）在固有性能和功耗方面都优于Si CMOS晶体管。然而，实际性能超过Si CMOS FETs的CNT FETs在类似的技术上尚未实现，其使用的CNTs材料仍然远远不适合电子产品。作为高性能数字电子产品的基石，超大规模的CNT FETs应在沟道中包含多个半导体CNT，以提供足够的驱动能力，需要高密度排列的半导体CNT阵列作为制造大规模IC的通道材料。
在本文中，作者根据一系列光谱表征和电化学测试结果，报道了一种多重分散分选工艺，得到了一种直径分布为1.45±0.23nm、半导体纯度>99.9999%的CNTs溶液，其中至少含有200万个CNTs的1300个场效应管的电测量。同时开发了尺寸受限的自对准（DLSA）程序，以在4英寸（10 cm）的晶片上制备排列良好的CNT阵列，其可调密度范围为100至200CNTs /μm，符合CNTs用于大规模（但非工业）集成电路制造的基本要求。基于DLSA处理的结构和工艺优化的A-CNT阵列的FET和集成电路显示出比传统的Si CMOS晶体管更优异的性能。
图1.基于CNT FET的数字IC技术的晶体管结构和需要达到的目标
图2. A-CNT阵列的制备和表征
图3.基于A-CNT阵列的顶栅PETs的特性和基准
图4.离子-液体栅极CNT阵列FETs
图5. CNT五级ROs的结构和特点
总而言之，作者通过结合多重分散分选和DLSA方法，发现了排列良好，高纯度（优于99.9999％）和高密度（可在100至200CNTs /μm之间可调）的阵列CNTs可以在4英寸硅片上制备，并具有完整的晶片覆盖率；这些CNT阵列满足大规模制造数字IC的基本要求。使用DLSA制备的CNT阵列的初步演示表明，这些CNT阵列FETs和集成电路在几个关键性能指标中的性能优于具有相似特征长度的硅技术。（文：Caspar）
